在一個已有的PCB板子上分析和發(fā)現(xiàn)信號完整性問題是一件非常困難的事情.即使找到了問題.在一個已經(jīng)成型的板子上實施有效的解決方法也會花費大量時間和費用.一個最有效的方法就是在物理設(shè)計完成之前查找.發(fā)現(xiàn)并在電路設(shè)計過程中消除或減小信號完整性問題.這就需要在EDA工具的輔助下.對電路的參數(shù)進(jìn)行仿真分析.以提前發(fā)現(xiàn)問題.縮短研發(fā)周期.降低研發(fā)成本.同時也可以增強(qiáng)設(shè)計者的自信度.
漢普目前具有完善的SI仿真設(shè)計流程和SI問題解決方案.布線前的仿真可以根據(jù)信號完整性的設(shè)計要求以及時序要求.幫助設(shè)計者選擇元器件.調(diào)整原器件布局.規(guī)劃系統(tǒng)時鐘網(wǎng)絡(luò).以及確定關(guān)鍵網(wǎng)絡(luò)的短接策略和拓?fù)浣Y(jié)構(gòu),布線后的仿真可以評估走線的反射.振鈴.過沖.串?dāng)_.時序等參數(shù)是否符合設(shè)計要求.幫助發(fā)現(xiàn)潛在的SI問題.提高設(shè)計的可靠性.
.包裝: ,新供應(yīng)信息-盡在五金商機(jī)網(wǎng)